Hernández Ortega AG, Avella Rivera BS, Vera OF, Bareño Quintero JO. Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1. ing. Solidar [Internet]. 7 de mayo de 2024 [citado 7 de julio de 2026];20(2):1-29. Disponible en: https://revistas.ucc.edu.co/index.php/in/article/view/5061