Hernández Ortega, Andrés Gonzalo, Braian Stiven Avella Rivera, Oscar Fernando Vera, y Jorge Orlando Bareño Quintero. «Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1». Ingeniería Solidaria 20, no. 2 (mayo 7, 2024): 1–29. Accedido julio 7, 2026. https://revistas.ucc.edu.co/index.php/in/article/view/5061.