Hernández Ortega, Andrés Gonzalo, et al. «Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1». Ingeniería Solidaria, vol. 20, n.º 2, mayo de 2024, pp. 1-29, https://doi.org/10.16925/2357-6014.2024.02.10.