A. G. Hernández Ortega, B. S. Avella Rivera, O. F. Vera, y J. O. Bareño Quintero, «Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1», ing. Solidar, vol. 20, n.º 2, pp. 1–29, may 2024, doi: 10.16925/2357-6014.2024.02.10.