Hernández Ortega, A. G., Avella Rivera, B. S., Vera, O. F., & Bareño Quintero, J. O. (2024). Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1. Ingeniería Solidaria, 20(2), 1-29. https://doi.org/10.16925/2357-6014.2024.02.10