Hernández Ortega, A.G. et al. 2024. Examinación a profundidad: análisis comparativo de algoritmos aceleradores de hardware de multiplicación en VHDL para sistemas de 8 bits (WTM), (PBM) y (BWM) sintetizados en una placa ALTERA CYCLONE II DE1. Ingeniería Solidaria. 20, 2 (may 2024), 1–29. DOI:https://doi.org/10.16925/2357-6014.2024.02.10.